JEDEC придумала более дешёвую HBM для ИИ

Новый стандарт SPHBM4 должен сделать память HBM для ИИ-систем дешевле за счёт упрощения подключения чипов. Спецификацию выпустила JEDEC — организация, которая определяет отраслевые стандарты памяти.

Что меняется в SPHBM4

SPHBM4 объединяет микросхемы DRAM HBM4 с «узким» 512-битным интерфейсом. Это заметно меньше, чем у привычных для таких решений 1024- или 2048-битных интерфейсов.

• •Более широкий интерфейс занимает значительную площадь на кристалле и в обвязке
• •Для него нужны дорогие межсоединения
• •Он требует передовых технологий упаковки, например CoWoS от TSMC

Именно эти факторы делают HBM особенно дорогой в производстве и интеграции рядом с вычислительными чипами.

Чем компенсируют узкий интерфейс

Снижение разрядности интерфейса компенсируется ростом скорости передачи данных. Для SPHBM4 заявлена поддержка диапазона от 22,4 до 46,0 ГТ/с.

Это позволяет сохранить высокий уровень пропускной способности без перехода к максимально сложной компоновке. Ключевая идея стандарта — уменьшить стоимость не за счёт отказа от HBM как класса памяти, а за счёт более простой реализации.

На что повлияет новый стандарт

SPHBM4 не решает проблему дефицита DRAM, о чём прямо говорится в сообщении. Однако стандарт может немного снизить стоимость высокоскоростной памяти для ИИ-ускорителей и других систем, где HBM критична для производительности.

Главное практическое преимущество в том, что стеки памяти можно подключать без сложной упаковки и с использованием более дешёвых органических подложек. Это потенциально расширяет набор платформ, где HBM4 можно применять без самых дорогих производственных процессов.